SuVolta i Fujitsu zaprezentowały działającą pamięć SRAM, która do pracy wymaga napięcia 0,425 V - prawie dwa razy mniej niż dotychczas. Zastosowana w niej technologia Deeply Depleted Channel (DDC), podstawa tego sukcesu, pozwoli na co najmniej dwukrotne obniżenie poboru energii przez procesory.

O wyzwaniu jakie SuVolta rzuca gigantowi rynku procesorów i jego technologii trójbramkowego tranzystora pisaliśmy już w czerwcu. Teraz, przy okazji konferencji International Electron Devices Meeting, SuVolta oraz Fujitsu zademonstrowały w pełni sprawny 576 Kb blok pamięci, który pracuje przy napięciu 0,425 V. Udostępnione zostały również szczegóły technologii opracowanej przy współpracy SuVolta i Fujitsu, którą wykorzystano w platformie CMOS PowerShrink.

O tym, że zmniejszanie procesu technologicznego to recepta na poprawę energooszczędności elektroniki, dobrze wiemy. Jednak wyraźne zmniejszanie napięcia pracy dla tranzystora następowało dla procesów większych od 130 nm. Od tej pory, to znaczy od około 10 lat, poprawa jest nieznaczna.

Bloki pamięci SRAM to najbardziej krytyczny element układów scalonych, który utrudnia obniżanie napięcia zasilania

Utrudnieniem w dalszym obniżaniu napięcia zasilania są duże wahania wartości napięcia progowego pomiędzy poszczególnymi tranzystorami w układzie. Aby poradzić sobie z tą przeszkodą, IBM pracuje nad rozwiązaniem ETSOI (Extremely Thin Silicon on Insulator), a Intel opracował technologię FinFET (tranzystory trójbramkowe, 3D). Jednak te technologie są skomplikowane i trudne w implementacji, czego przykładem jest przesuwanie premiery Intel Ivy Bridge. Obecnie ma ona nastąpić w kwietniu 2012 roku.

Na tle tych dwóch technologii, pomysł SuVolta wydaje się być bardzo praktycznym rozwiązaniem. Nowa technologia wykorzystuje planarne tranzystory DDC, w których fluktuacje napięcia progowego zmniejszono dwukrotnie. Pozwala to ograniczyć napięcie zasilania w układach scalonych i w znaczącym stopniu wyciek prądu (istotny przy zmniejszaniu procesu).

To nie wszystko. Rozwiązanie SuVolta umożliwia również, zależnie od potrzeb, modyfikację wartości napięcia progowego tranzystora. Taka skalowalność jest bardzo pożądana w przypadku technologii SoC (System-on-a-chip), w których poszczególne bloki pracują z różną wydajnością. A to dobry znak dla producentów urządzeń mobilnych.

Schemat demonstrujący budowę tranzystora SuVolta. Biały kolor to obszar o silnym niedoborze atomów domieszki, co pomaga zmniejszyć napięcie zasilania tranzystora.

Adaptacja istniejących fabryk do procesu produkcyjnego CMOS PowerShrink ma być bardzo prosta. Jej zastosowanie pozwoli na obniżenie zapotrzebowania procesorów na energię o 50% bez wpływu na prędkość pracy, a w przypadku trybu oszczędzania nawet o 80%.
 

Więcej o technologiach pamięci i procesorów:

• 40 lat temu Intel stworzył pierwszy mikroprocesor
• Grafika w smartfonie jak na konsoli - ARM prezentuje GPU Mali T-658
• ARM: architektura ARMv8 z obsługą 64 bitów
• ARM Cortex-A7 - nowe i bardzo oszczędne układy dla smartfonów
• Qualcomm Snapdragon: smartfony zasilane owadami
• Tranzystor 3D - tajemnica procesorów Intel Ivy Bridge

Źródło: SuVolta