Technologia 10 nanometrów do 2016 roku?

Firmy Intel, Samsung oraz Toshiba zawarły porozumienie, którego celem jest opracowanie technologii umożliwiających stworzenie układów scalonych w wymiarze nawet 10 nanometrów. Według założeń ma to nastąpić w ciągu sześciu lat.

Jak donosi Reuters, dwie największe firmy produkujące pamięci flash typu NAND, czyli Samsung i Toshiba, wraz z Intelem, największym producentem procesorów, planują stworzyć konsorcjum w sprawie rozwoju zmniejszania procesu produkcji układów scalonych. Poza wspomnianymi trzema spółkami w skład miałoby wejść co najmniej dziesięć innych przedsiębiorstw związanych z rynkiem półprzewodników. 

W całą tą akcje w bardzo dużym stopniu zaangażowało się Ministerstwo Gospodarki, Handlu i Przemysłu Japonii. Pieniądze przeznaczone z tego ministerstwa będą stanowić połowę pierwszego budżetu zapowiadanych prac badawczo-rozwojowych, który wyniesie ponad 120 milionów dolarów. Twórcy pomysłu stworzenia konsorcjum sądzą, że do 2016 roku, będą w stanie wyprodukować układy scalone w wymiarze około 10 nanometrów. Toshiba wraz z Samsungiem wykorzysta to osiągnięcie do zwiększenia pojemności pamięci flash, zaś Intel do produkcji wydajniejszych i bardziej energooszczędnych procesorów.
 

Jednak mimo tych wysiłków szacuje się, że prawo Moore'a ściśle związane ze zmniejszaniem procesu technologicznego, które mówi, że liczba tranzystorów w układzie scalonym podwaja się średnio co dwa lata, będzie obowiązywać do co najwyżej 2025 roku. Dlatego też cały świat elektroniki na gwałt poszukuje nowej konstrukcji, zapewniającej wzrost wydajności i możliwości rozwoju przez kolejne dziesiątki lat. Warto przytoczyć chociażby memrystory rozwijane przez Hewlett-Packard - budulec układów ReRAM, czy tranzystory bezpołączeniowe. Przykłady można mnożyć bez końca, ale co odniesie sukces, to trudno ocenić.
 

Źródło: Reuters

Polecamy artykuły:
Test: jeszcze szybsze Core i3 i Core i5	Testy monitorów LCD: 9 modeli Full HD	Niedrogie a wydajne: 5 x GTS450