Wielki sukces Polaków. Politechnika Warszawska będzie projektować europejskie procesory

Unia Europejska pracuje nad niezależnym łańcuchem dostaw półprzewodników, który byłby odporny na problemy z dostawami sprzętu. W 2023 r. uchwalono ustawę European Chips Act, która ma zwiększyć udział Europy w globalnej produkcji mikroprocesorów, zmniejszyć zależność od dostaw z Azji oraz osiągnąć maksymalną autonomię na rynku półprzewodników.

Jednym z efektów uchwalonej ustawy jest projekt FAMES (FD-SOI Pilot Line for Applications with embedded non-volatile Memories, RF, 3D integration and PMIC, to ensure European Sovereignty), który ma na celu uruchomienie linii pilotażowej oraz opracowywanie i rozwój technologii produkcji półprzewodników w litografiach FD-SOI 10 nm i 7 nm. 

Dowiedzieliśmy się, że projekt FAMES będzie realizowany przez międzynarodowe konsorcjum, w którego skład wejdzie Centrum Zaawansowanych Materiałów i Technologii CEZAMAT Politechniki Warszawskiej. Mówimy o strategicznym projekcie dla rozwoju technologii półprzewodnikowych w Europie.

Obejrzyj w

CEZAMAT PW będzie projektował procesory 

Centrum Zaawansowanych Materiałów i Technologii Politechniki Warszawskiej ma zajmować się projektowaniem układów scalonych i technologii pamięci półprzewodnikowych. 

Fakt zaproszenia CEZAMAT Politechniki Warszawskiej do współpracy, w tak elitarnym gronie, nad doskonaleniem technologii FD-SOI, która została uznana za najbardziej obiecującą europejską technologię i włączona w największy projekt w historii Komisji Europejskiej (European Chips Act) świadczy o międzynarodowym uznaniu kompetencji i pozycji, jaką udało się wypracować w przeciągu kilku lat działalności CEZAMAT PW – komentuje prof. Romuald Beck, Pełnomocnik ds. Projektów Strategicznych. 

Polscy naukowcy mają być zaangażowani w prace związane z opracowaniem technologii i testowaniem nieulotnych pamięci półprzewodnikowych typu OxRAM (ang. Oxide-based Resistive RAM). Nowa technologia zostanie wykorzystana w układach nowej generacji do zastosowań związanych ze sztuczną inteligencją i bezpieczeństwem sprzętowym układów scalonych.

Źródło: Politechnika Warszawska