Procesory

AMD szykuje rewolucję w procesorach - nowa konstrukcja przyniesie spory wzrost wydajności

AMD coraz mocniej atakuje na rynku procesorów, ale teraz przygotowuje prawdziwą petardę - producent opracował nową konstrukcję układów, które może zrewolucjonizować rynek komputerów i serwerów.

Konferencja AMD na targach Computex 2021 przyniosła sporo ciekawych nowości – poznaliśmy m.in. szczegóły dotyczące sklepowej premiery procesorów Ryzen 5000Gmobilnych kart graficznych Radeon RX 6000M. To jednak nie wszystko! Producent pochwalił się także technologią 3D Chiplet Technology.

Technologia 3D Chiplet Technology zrewolucjonizuje rynek procesorów

Technologia 3D Chiplet Technology została zaprojektowana we współpracy z firmą TSMC i docelowo pozwoli na konstruowanie układów o „warstwowej” budowie (a więc też bardziej złożonej i wydajniejszej).

AMD 3D V-Cache Technology
Prototypowy procesor z technologią 3D V-Cache Technology (nad jednym z chipletów CCD zamontowano chiplet z dodatkową pamięcią podręczną L3)

Jednym ze sposobów wykorzystania tego rozwiązania jest technologia 3D V-Cache Technology. W praktyce mamy do czynienia z dodatkowym chipletem pamięci podręcznej trzeciego poziomu (L3), który został zamontowany na chiplecie CCD (bezpośrednio nad obszarem pamięci L3, co w teorii nie będzie wpływać na odprowadzanie ciepła z rdzeni).

AMD 3D V-Cache Technology

AMD zdradziło, że dodatkowa pamięć komunikuje się z blokiem CCD za pomocą połączenia TSVs (Through Silicon Vias). Taka konstrukcja ma zapewniać bardzo dużą przepustowość (2 TB/s), a przy tym cechować się lepszą efektywnością energetyczną względem podobnych rozwiązań.

Dodatkowa pamięć podręczna przełoży się na spory wzrost wydajności

Co prawda technologia 3D V-Cache Technology jest jeszcze dostrajana, ale podczas konferencji już zaprezentowano jej działanie w praktyce. Producent posłużył się tutaj prototypowym procesorem o specyfikacji zbliżonej do modelu Ryzen 9 5900X, ale z dołożonymi dwoma chipletami z 64 MB pamięci podręcznej L3 (zamiast 2x 64 MB, układ oferował 2x (32 + 64 MB) pamięci podręcznej L3).

AMD 3D V-Cache Technology

AMD 3D V-Cache Technology

Według pierwszych testów, większa pojemność pamięci podręcznej rzeczywiście ma przełożenie na lepsze osiągi – w aplikacjach różnica ma wynosić średnio 12%, natomiast w grach jest to już 15% (oczywiście dużo zależy od konkretnego scenariusza wykorzystania procesora).

Pierwsze procesory z 3D V-Cache Technology jeszcze w tym roku?

AMD zapowiedziało, że procesory wykorzystujące technologię 3D V-Cache Technology mają być gotowe do produkcji pod koniec roku. Można podejrzewać, że rozwiązanie trafi do nadchodzących modeli z generacji Ryzen i Epyc.

Źródło: AMD, HardwareLuxx

Komentarze

17
Zaloguj się, aby skomentować
avatar
Komentowanie dostępne jest tylko dla zarejestrowanych użytkowników serwisu.
  • avatar
    Ciekawski_
    10
    Tutaj AMD nmnie zaskoczyło. Jeśli naprawdę do końca roku powstaną komercyjne CPU wykonane w tej technologii i wszystko będzie działać poprawnie, to pierwszy raz od bardzo dawna określenie "Rewolucja" będzie naprawdę uzasadnione :-)
    • avatar
      awesome1337
      6
      ten skok wydajności na kolejna generacje jeżeli te różnice podane dziś to tylko sama różnica tego 3d cache a bez innych zysków z procesu czy samej architektury może byc naprawde spory

      miejmy nadzieje że będą problemy z dostępnością to ktos kupi mojego 5950x na wymianę xD
      • avatar
        owatanka
        4
        Podobne rozwiazania zastosowal intel w prototypowym ukladzie pentium 4 gdzie pamiec byla podwojona a druga czesc pamieci zostala ulozona jedna na drugiej, wtedy inzynierowie intela ukladali elementy recznie, prototypowy uklad posiadal 15% wyzsza wydajnosc przy jednoczesnym 15% spadku na zapotrzebowania na energie jednyna wada byla wydzielana przez uklad temperatura.
        • avatar
          zack24
          1
          No a jak się ta REWOLUCJA ma do wcześniejszych zapowiedzi producentów, że do końca 2022 roku będzie licho z komponentami do produkcji? Robią nas w wała albo po prostu widzą, że cokolwiek się powie to głupi tłum podniesie ręce do nieba i będzie się jarał.
          Ludzie, zapowiadali wiele rzeczy i się nie sprawdziło. Od premiery nowych radków, dzisiaj mamy dopiero informację jak i kiedy będzie działał SuperFX.
          Niebiescy pewnie też coś wymyślą, za to zakochani w jabłuszkach będą czekać na nowe bioniki. Ostatecznie skok wydajności to największy skok na kasę. Jeszcze trochę i za byle jaki komp do grania cena 10k będzie ceną nie tyle co przyzwoitą, a wręcz niską.
          Ponadto podobne rozwiązania chyba już kiedyś były obecne na rynku i już ich nie ma.
          Niech mnie ktoś poprawi, jeśli coś przegapiłem.
          • avatar
            bomber2
            -1
            Prawdziwa rewolucja będzie jak autor wyleci z roboty
            • avatar
              TitoBandito01
              -9
              Rewolucja, którą Intel wprowadził w piątej generacji architektury Core i porzucił ją w szóstej generacji.¯\_(ツ)_/¯ A imię jego Broadwell....
              • avatar
                ElFi_
                0
                Podobne rozwiązania stosuje się w produkcji układów NAND flash, czyli pamięci do SSdków. Tam to już chyba 128 warstw kładą, tylko, że to są warstwy o małym poborze mocy i wymagające raptem kilkunastu interkonektów, co innego taki cache - kilkaset interkonektów między warstwami no i pobór mocy tez całkiem spory, cos jak HBM - fajne ale drogie i upierdliwe w produkcji.
                • avatar
                  maxbit
                  0
                  A ... nie da się zmniejszać rozmiaru to będa pychać warstwami :)
                  Tylko jest jeden problem ciepło....
                  • avatar
                    Gnom_Z_Piany
                    0
                    ciekawe kiedy cache L3 w gigabajtach a nie megabajtach :) w sumie mogliby tam wsadzić HBMv2 jako cache L3, i nie megabajtowy ale gigabajtowy. tak wiem wiem. nie tylko przepustowość, bo hbm jest tylko nieco gorsze od cache l3, ale też opóźnienia a tu hbm przegrywa. inna sprawa, hbm ma bardzo szeroką szynę danych, ale cache L3 jest wielodrożny. jak to zrobiło AMD? ten cache jest 2 czy 4 drożny?