Pamięć flash

Tranzystory SuVolta potrzebują 80% mniej energii

Przełom w produkcji układów

SuVolta i Fujitsu zaprezentowały działającą pamięć SRAM, która do pracy wymaga napięcia 0,425 V - prawie dwa razy mniej niż dotychczas. Zastosowana w niej technologia Deeply Depleted Channel (DDC), podstawa tego sukcesu, pozwoli na co najmniej dwukrotne obniżenie poboru energii przez procesory.

O wyzwaniu jakie SuVolta rzuca gigantowi rynku procesorów i jego technologii trójbramkowego tranzystora pisaliśmy już w czerwcu. Teraz, przy okazji konferencji International Electron Devices Meeting, SuVolta oraz Fujitsu zademonstrowały w pełni sprawny 576 Kb blok pamięci, który pracuje przy napięciu 0,425 V. Udostępnione zostały również szczegóły technologii opracowanej przy współpracy SuVolta i Fujitsu, którą wykorzystano w platformie CMOS PowerShrink.

O tym, że zmniejszanie procesu technologicznego to recepta na poprawę energooszczędności elektroniki, dobrze wiemy. Jednak wyraźne zmniejszanie napięcia pracy dla tranzystora następowało dla procesów większych od 130 nm. Od tej pory, to znaczy od około 10 lat, poprawa jest nieznaczna.

SuVolta zdjęcie tranzystora
Bloki pamięci SRAM to najbardziej krytyczny element układów scalonych, który utrudnia obniżanie napięcia zasilania

Utrudnieniem w dalszym obniżaniu napięcia zasilania są duże wahania wartości napięcia progowego pomiędzy poszczególnymi tranzystorami w układzie. Aby poradzić sobie z tą przeszkodą, IBM pracuje nad rozwiązaniem ETSOI (Extremely Thin Silicon on Insulator), a Intel opracował technologię FinFET (tranzystory trójbramkowe, 3D). Jednak te technologie są skomplikowane i trudne w implementacji, czego przykładem jest przesuwanie premiery Intel Ivy Bridge. Obecnie ma ona nastąpić w kwietniu 2012 roku.

Na tle tych dwóch technologii, pomysł SuVolta wydaje się być bardzo praktycznym rozwiązaniem. Nowa technologia wykorzystuje planarne tranzystory DDC, w których fluktuacje napięcia progowego zmniejszono dwukrotnie. Pozwala to ograniczyć napięcie zasilania w układach scalonych i w znaczącym stopniu wyciek prądu (istotny przy zmniejszaniu procesu).

To nie wszystko. Rozwiązanie SuVolta umożliwia również, zależnie od potrzeb, modyfikację wartości napięcia progowego tranzystora. Taka skalowalność jest bardzo pożądana w przypadku technologii SoC (System-on-a-chip), w których poszczególne bloki pracują z różną wydajnością. A to dobry znak dla producentów urządzeń mobilnych.

Tranzystor DDC diagram
Schemat demonstrujący budowę tranzystora SuVolta. Biały kolor to obszar o silnym niedoborze atomów domieszki, co pomaga zmniejszyć napięcie zasilania tranzystora.

Adaptacja istniejących fabryk do procesu produkcyjnego CMOS PowerShrink ma być bardzo prosta. Jej zastosowanie pozwoli na obniżenie zapotrzebowania procesorów na energię o 50% bez wpływu na prędkość pracy, a w przypadku trybu oszczędzania nawet o 80%.
 

Więcej o technologiach pamięci i procesorów:

Źródło: SuVolta

Sapphire Sam w domu

Komentarze

8
Zaloguj się, aby skomentować
avatar
Komentowanie dostępne jest tylko dla zarejestrowanych użytkowników serwisu.
  • avatar
    Konto usunięte
    3
    Ale kiedy?
    • avatar
      Konto usunięte
      -1
      No fajne ale znając życie to wejdą takie pamięci jak moje dzieci będą mieć dzieci :)
      • avatar
        Konto usunięte
        0
        Taaak, za trzy lata podczas gdy Intel i inni za pół roku (właściwie już). Do tego taka technologia może mieć problemy z rozległymi i skomplikowanymi strukturami - prosta pamięć sram to nie np cpu...
        • avatar
          wdowa94
          0
          I nauka którą teraz mam w szkole może się mniej przydać niż dotychczas (tranzystory które zaczynają pracę przy 0,7v jak dioda), bo zaczynają mieszać z 0,4v... ZATRZYMAĆ TECHNOLOGIE (sarkazm) :D
          • avatar
            Glock
            0
            Ciekawe jak oni uzyskują ten efekt zubożonego regionu?
            Jak domieszkują półprzewodnik?